⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61 - 267369

@Int_.Cl_{.⁴}

識別記号

庁内整理番号 8122-5F ④公開 昭和61年(1986)11月26日

H 01 L 29/80

図発明の名称 電界効果トランジスタ

②特 願 昭60-108121

願 昭60(1985)5月22日 9出 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 康 成 70発 明 者 橀 本 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 信 夫 79発 明 4 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 @発 明 者 上 柳 夏 央研究所内 哲 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 明 者 @発 央研究所内 東京都千代田区神田駿河台4丁目6番地 ⑪出 願 人 株式会社日立製作所 勝男 外1名 の代 理 人 弁理士 小川

田 細 書

発明の名称・電界効果トランジスタ

特許請求の範囲

- 1、ソース、ドレイン領域および能動層を形成する一方の導電型の少なくとも1つの第1の半導体層と、該第1の半導体層に接して形成された他方の導電型の半導体層であつて導電性を有する少なくとも1つ第2の半導体層と、該第2の半導体層に接続された電極を有することを特徴とする電界効果トランジスタ。
- 2. 特許請求の範囲第1項において、前記第2の 半導体層を前記第1の半導体層の一部に接する ように形成したことを特徴とする電界効果トラ ンジスタ。
- 3. 特許請求の範囲第1項又は第2項において、 前記第2の半導体層は基板に形成されてなると とを特徴とする電界効果トランジスタ。
- 4. 特許請求の範囲第3項において、前配ソース, ドレイン領域および能動層が複数個形成され、 前記第2の半導体層を第1の半導体層に選択的

に形成したことを特徴とする
虹界効果トランジ スタ。

- 5. 特許請求の範囲第1項又は第2項において、 前記第2の半導体層は基板であることを特徴と する電界効果トランジスタ。
- 6. 特許請求の範囲第4項又は第5項において、 前記第1 および第2の半導体層は化合物半導体 よりなることを特徴とする世界効果トランジス タ。
- 7. 特許請求の範囲第6項において、前配化合物 半導体はGaAsであることを特徴とする電界効 果トランジスタ。

発明の詳細な説明

[発明の利用分野]

本発明は観界効果トランジスタに係り、特に化 合物半導体観界効果トランジスタに関する。

[発明の背景]

GaAs MESFET においては、第1図に示すよ うに半絶縁性GaAs 遊板1とn 型能動層2の間に p型の導電性を有する層(p型埋込み備3)を設

(2)

ける型のものが提案されている(公開技報 Vol. 6-16. 公技番号 81-4352)。

p型埋込み層3の主たる役割は、短チャンネル
効果の抑制(短チャンネル効果とは、ゲート艮 L
を短縮するに伴いしきい電圧が負の方向に大きく
シフトする現象を言う。)にある。短チャンネル
効果は、ソース側 n・層 5 から半絶緑性 Ga As 基板1に注入された電子がドレイン側 n・層 6 に流入するために現出する現象であり、言わば n型能動層2を流れる電流径路以外に半絶緑性 Ga As 基板1中を流れる副次の電流径路が存在するためであると考えてよい。それゆえ、p型埋込み層3の領域で高くなつた基板側の障壁は、電子の注入を抑制し、副次的な電流径路を消失せしめる。

p型埋込み層3は、それを完全に空乏化させるために低濃度に、しかもその電位を制御する制御電圧を設けないより散計するのが通例である。とれは、n型能動層1やn^{*}層5,6とp型埋込み層3との間の寄生容量を低波し、紫子の高速化を図るためである。

(3)

リセル中のノード(節)の電位の高低の形で保持される。そとに、α線が入射すると3i基板中の 飛跡に沿つて、10°の電子と正孔の対が発生し、 これらのキャリアが基板内を拡散あるいはドリフトして、容量やノードに低入する。そのために、 容量に蓄積される電荷量やノードの電位が大きく 変動し、保持されていた配憶情報が破壊される。 上述したり型埋込み層を配した GaAs MESFET を用いて構成した3RAMにおいても、同様の機 構でソフト・エラーが発生するものと考えられる。

ととで銘記すべきことは、SIデバイスにおいては、α額の飛跡に沿つて発生したキャリアの総量が10°ケであるとすれば、容量あるいはノードに流入する電荷の総量は高々160fC(発生したすべてのキャリアが流入した場合に相当する。)であり、160fCを越えることがないということである。

ところが、本発明者らはp型埋込み層を配した GaAs MESFET のトランジスタ動作状態におけ る測定を重ねた結果次のような事実を見い出した。 ところが、このように設計した深子は a 線に弱いことを本発明者らは見い出した。 すをわち、このような楽子を用いて構成したSRAM(Static Random Access Memory) は、 a 線が入射するたびに保持された記憶情報が破壊される(ソフト・エラー)。 このようなソフト・エラーは、テー・シー・メイ [T. C. May] とエム・エイチ・ウッズ [M. H. Woods] により 1979年に S ーデバイスにおいて初めて見い出されたものである。(テー・シー・メイ・アンド・エム・エイチ・ウッズ、アイイーイーイー・トランザクション、エレクトロン・デバイス、EDー26巻第2頁 1979年 [T. C. May and M. H. Woods, I EEE Trans, Electron Device, ED-26, p2, 1979] 参

SIデバイスにおけるソフトエラーの発生機構 は通常次のように考えられている。記憶情報は、 DRAM (Dyuamic Random Access Memory) の場合、メモリセルに配された容量に蓄積される 電荷の有無の形で、また、SRAMの場合、メモ

(4)

すなわち、SIデバイスと事情を異にして、160 I C の数倍の電荷量がα線により発生し電極に流 入した如くみえるといり事実である。これは、P 型埋込み層を配した GaAs MESFET は、SIデ パイスに比べてα線耐性が小さいことを示すもの であり、何らかのキャリア増倍機構が存在するこ とを示唆するものである。

[発明の目的]

本発明の目的は、α 線耐性の大きい 観界効果トランジスタを提供することにある。

〔発明の概要〕

本発明は、前記目的を達成するため、ソース。 ドレイン領域および能動層を形成する半導体層に、 数半導体層と逆の導電型であり、かつ導電性を有 する(完全には空乏化しない)半導体層を接して 設け、該導電性を有する半導体層に電極を設けた ことを特徴とする。

すなわち、上述のキャリア増倍機構のひとつと して、本発明者らは次のような機構があるととを 見い出した。 α 線の入射に伴い基板中に発生する

正の電荷(正孔による)と負の電荷(電子による) の総量は、いずれも1 6 0 f C で等量である。ま た、p型維込み層は完全に空乏化しているために、 ドレインに截圧を印加した状態では、ドレインに 始まりソースに終わる電気力線が走つており、こ れが発生した、キャリアのドリフトを促す。さら に、GaAs中のドリフト速度を決める移動度は、 電子の方が正孔に比べて10倍以上大きい。した がつて、電子がドレイン側に完全に吸収された後 も、基板中に正孔が残留するという状態が実現す る。とのため基板側のポテンシャル障壁が下がり、 ソース側からの電子の注入が促進され、副次的な **電流径路が形成されドレイン側に新らたな電流が 硫入するといり短チャンネル効果にみられた機構** と同様な機構が働く。とのようにして流入した電 荷が160「Cの数倍あり、キャリアの増倍とし て観測される。

本発明による素子構造では、このキャリアの増倍を抑制するために、例えば第2図に示すように n型能動層12あるいはn・層15,16の下部

(7)

をり型としたために、正孔が基板中に残留しキャリアの増倍がおこる。ところが逆に、第1図において、2,5,6をり型とし、3を1型とした場合には、キャリアの増倍効果はおこらない。なぜなら、正孔が基板中に残留するためにソース側からの正孔の注入を抑止するからである。ところが、電極に洗入する総電荷量は、最大140fC程度あり(α線により発生する総電荷量に低に等しい)、ソフトエラーを回避するには依然大きい。

しかし、第2図に示す本発明の案子構造によれば、12,15,16をP型とし、13をn型とし、制御電極17を設けた場合、電極に施入する総電荷を低減することが可能である。なぜなら、電子はn層13を介して制御電極へ流出し、また、正孔はn層13の静電ボテンシャルによつてP層12,15,16に流入するのを妨げられるからである。

以上をまとめると、本発明による業子構造によれば、能動層がn型であり埋込み層がp型である 場合には、キャリアの増倍が抑えられしかも、さ に完全には空乏化しない p 型埋込み 簡 1 3 を配し、 その 層の 配位を 制御する 制御 電極 1 7 を 設けてい

このような菜子構造によれば、上述のように正 孔のみが基板中に残留し、基板側のポテンシャル 障壁が低下するという現象を避けることができる。 なせなら、正孔はり型埋込み層13の中性領域 (空乏化していない領域)を介して制御電極17 にת出するからである。

したがつて、ソース側からの電子の基板中への 注入が抑制され、キャリアの増倍が抑えられる。

尚、集積回路中でα線入射時のキャリア増倍効果の問題となる素子は限られており、回路中の不要な寄生容量を生じせしめず、回路の高速性を維持するためには問題となる案子に限つて、第2図の如き煮子構造を採用するのがよい。その観点から第2図の如く、p型埋込み層13を選択的に形成した案子構造の方が、全面にわたつて形成する案子構造よりも選ましい。

また、第1図では、2,5,6をn型とし、3

らに、流入する総電荷量をα線による発生電荷量よりも抑えることができる。逆に、能動層が P型であり、埋込み層が n型である場合にも流入する総電荷量をα線による発生電荷量よりも抑えることができる。即ち、本発明による案子構造によれば、α線耐性を大きくすることができる。

以下、本発明の実施例を第3図~第7図により 説明する。

[発明の実施例]

第3図に第2図と同様の電界効果トランジスタを示す。 半絶縁性GaAs 基板31上にイオン打込みとその後の高温熱処理工程によりp型埋込み層33、n型離動層32、n゚層35,36を形成する。p型埋込み層33のイオン打込みは、Be,Mg,C,Znのいずれを用いてもよく、打込みエネルギーは、n型能動層32やn゚層35,36の形成条件に依存するが、通常70KeV~300KeVの範囲の中で選択し、ドーズ量は完全には空乏化しない条件を満足するために、打込みエネルギーに依存するが通常10^{11 cm-1} 以上の

範囲の中ので選択する。高温熱処理は、通常700 で~850℃の温度で行なり。ソース電極39、 ドレイン電極40、ゲート電極38は通常のリフ トオフ法で形成する。P型埋込み層33の制御電 極37は、P型G8A8層にオーミック接触をなす *金属であればよく、Cr, AuZn等のいずれを用 いてもよい。

本実施例によれば、前述の如くα線により発生 するキャリアの増倍を抑制することができる。

第4図に第2の実施例を示す。本実施例は第3図の実施例の改良である。制御電極37の下部にp型埋込み層33より高濃度のp・層41を設ける。p・層41は、Mg、Be、C、Znのうちいずれかの高ドーズイオン打込みと高温熱処理工程をあるいは、Znの絶縁膜をマスクとする選択拡散工程により形成する。イオン打込みの場合、打込みエネルギーは、通常10KeV~300KeVの間で選択し、ドーズ量は、通常10¹³cm⁻³以上の範囲で選択する。また、Znの選択拡散の場合には、表面濃度を10¹⁴cm⁻³とするために800

(11)

本実施例によれば、第3図、第4図の実施例と 同様にキャリアの増倍を抑制できる上に、さらに それらに比べ紫子面積を減少でき高築積化を可能 とする。

前述のように集積回路中で α線入射時のキャリア増倍効果の問題となる素子は限られており、回路中の不要な寄生容量を生じせしめず、回路の高速性を維持するためには、問題となる素子に限つて第3図~第5図の如き素子構造を採用するのがよい。その観点から、第3図~第5図の実施例のように、p型埋込み層33を選択的に形成した素子構造は留ましい。

第6図に第4の実施例を示す。本実施例は第3 図の実施例の改良である。前述のように集積回路の高速性を維持するためには寄生容量は可能な限り排除することが望ましい。第6図は、ドレイン側のn・層36とp型埋込み層33との間の寄生容量を低減するために、n・層下部にp型埋込み層を設けない構造を示している。α線入射時のキャリブ増倍効果抑制のためには、n・層35ある で以上の高温で拡散する。

本炭施例によれば、制御電極37と P型埋込み 層33の接触抵抗をひとけた下げることができ、 キャリアの増倍効果を第3図に比べさらに低波す るととができる。また、第3図ではp型の層33 にォーミツク接触をとるために制御電極37は、 ソース電極39やドレイン電極40に用いる金属 (例えば、AuGe等n型の層にオーミツク接触を とる金属)とは別種の金属(例えば、Crや AuZnlを用いる必要があるが、本実施例によれ は、p* 備41 が高級度のためソース単価39や ドレイン低極40の金属と同植、あるいは、ゲー ト電板38の金属と同種の金属を用いてもオーミ ツク接触を與現でき、制御電優37を形成するた めの工程を省くととができ、工程を簡略化できる。 第5回に第3の奥施例を示す。本奥施例は第4 図の実施例の改良である。ソース側のn゚層35 に隣接して高濃度の p* 層 4 1 を設け、ソース電 極39をn * 層35上とp * 層41上に同時に配 置する。

(12)

いは n * 層 3 6 あるいは n 型能動層 3 2 のいずれ かひとつの下部の全体あるいは、部分に p 型埋込 み層 3 3 が設けられていることが最低条件であり、 p 型埋込み層 3 3 をどのように配するかは、 集積 回路の速度をどのように設計するかで決まる。

第7図に第5の実施例を示す。p型GaAs基板53上にイオン打込みとその後の熱処理工程によりn型能動簡52、n゚層55,56を形成する。p型基板53の濃度は、基板が完全には空乏化しないために1010cm-1以上の範囲から選択する。ソース電極59、ドレイン電極60、ゲート電極58は通常のリフトオフ法で形成する。p型基板53の制御電低57は、p型GaAsにオーミック接触をなす金属であればよく、Cr,AuZn等のいずれを用いてもよい。

本実施例によれば、第3図と同様にα線により 発生するキャリアの増倍を抑制することができる。 また、第3図のρ型埋込み層33を形成する工程 を省略でき、工程を簡略化できる。

第3図~第7図では、埋込み層や基板をp型と

して、また、能動層を n 型として説明したが、それぞれが逆の導揮性を有している場合には、 a 酸人射時のキャリアの优人を発生性荷量よりも抑制できる。

また、(laAsにだけ限定して説明したが、InPや(laAlAs, In(laAs, In(laAs) 等他の化合物半導体でも本系明の素子構造によりキャリアの増倍効果を抑制できることはよりまでもない。なせなら、化合物半導体は一般に電子の移動度は正孔の移動度に比べて約1ケタ大きいため、正孔がいつも基板内に幾留するからである。

Si, (leの基板については、キャリア増倍効果そのものが小さいが、回様にそれを抑制できる ととはぼうまでもない。

【希明の効果】

以上説明した如く、本発明によれば a 線入射時のキャリアの時倍効果を抑制でき、従来に比べ a 線耐性を大きくすることができる。

図面の簡単な説明

新 1 図に従来の新界効果トランジスタの断面構 (15) 造図、第2図は本発明による批界効果トランジス タの断面構造図、第3図~第7図は本発明の実施 例の断面構造図である。


1 1 …半純 該性 (ia A s 基板、 1 2 … n 型能動層、 1 3 … p 収埋込み層、 1 5 , 1 6 … n * 層、 1 7 … 制御電極、 1 8 … ゲート電極、 1 9 … ソース電 板、 2 0 …ドレイン電極。

代租人 弁理士 小川勝男




(16)


第 1 図




第 2 図




第 3 図




第 4 図




第 5 図



第6回



第 7 図



ABSTRACT

PURPOSE:To suppress a multiplication effect of carriers at the time of alpha-ray incidence and increase an alpha-ray resistance by a method wherein a source region, a drain region and an activation layer are composed of semiconductor layers and a conductive semiconductor layers, whose conductive type is opposite to those of the semiconductor layers mentioned above, is provided so as to be contacted with the semiconductor layers and an electrode is provided on the conductive semiconductor layer. CONSTITUTION:A P-type buried layer 33, an N-type activation layer 32 and N<+> type layers 35 and 36 are formed on a semi-insulating GaAs substrate 31 by ion implantation and a high-temperature heat treatment process. Ions of any one of Be, Mg, C and Zn may be implanted to form the P-type buried layer 33 and its dosage must be so determined as to satisfy the condition with which the P-type buried layer 33 is not completely depleted. A source electrode 39, a drain electrode 40 and a gate electrode 38 are formed and a control electrode 37, which controls the potential of the P-type buried layer 33 which is not completely depleted, is provided. Positive holes are drawn out by the control electrode 17 through the neutral region (the region which is not depleted) of the P-type buried layer 33 and migration of electrons from the source side into the substrate is suppressed so that a multiplication of carriers is suppressed.

CLAIMS
No Claims were found.

DESCRIPTION
Text Not Available.